rubyRTL

Encore un langage de description hardware que je ne connaissais pas : RubyRTL.
Bon par contre difficile de trouver beaucoup de doc dessus.
(Permalink)

Verilog Simulation with Verilator and SDL | Project F - FPGA Development

(Permalink)

Weak precondition cover and witness for SVA properties — YosysHQ-AppNote-120 documentation

«Application note» sur la méthode formelle par YosysHQ
(Permalink)

Les outils open source pour le FPGA – Live embedded event 2021 | Front de Libération des FPGA

La présentation a été compliquée, mais elle sera sans doute en ligne prochainement.
Pour avoir les diapo c'est par là.
(Permalink)

SSTIC2021 » Programme du 2 au 4 juin 2021

Cette année le SSTIC est gratuit et en ligne. Pas besoin de subir le crachin breton ;)
(Permalink)

AMC version 1.4.0 Fedora 34

Les RPM d'AMC (Auto Multiple Choice) version 1.4.0 pour Fedora 34 sont disponibles dans le dépôt eddy33.


Installation :

$ sudo dnf install perl-Gtk3 perl-Clone
$ sudo dnf install http://kadionik.vvv.enseirb-matmeca.fr/fedora/eddy33-release-34.rpm
$ sudo dnf install auto-multiple-choice
++

Dispositifs électroniques au service de la santé - Orléans (45) ou en visio Le 22 juin 2021

Vous aimeriez développer ou diversifier votre activité dans le domaine de la santé ?
Vous vous posez des questions concernant les aspects réglementaires, les atouts et les risques ?
Vous avez besoin d'en savoir plus sur les technologies électroniques utilisées dans ce domaine ?
Pour vous permettre d'y voir plus clair, réservez votre place !

Format présentiel (dans la limite des places disponibles) ou visio.

PROGRAMME

13h00 : ACCUEIL
13h30 : Introduction et présentation des partenaires (Cresitt, S2E2, Captronic)

PARTIE 1 : Réglementation et REX d'acteurs de l'électronique dans les Dispositifs Médicaux (DM)

13h45 – 14h15 : DM et réglementation par Nadia Alami, de la CCI Centre – réseau EEN.
14h15 – 15h15 : Table ronde autour des sujets « Se lancer dans les DM, avantages et inconvénients / Collaborer pour mieux réussir dans le domaine médical ». Animée par Benoit Rivollet de IN EXTENSO Innovation Croissance et avec la participation de 3 entreprises : Pascal Plessis de EMKA électronique, Nicolas Lefebvre d'AdEchoTech et Lambert Trénoras de Gyrolift.
15h15 – 15h30 : Présentation de la filière DM en région CVL, par Emmanuel Lionnais de Dev'Up.
15h30 – 16h15 : PAUSE – échanges autour des stands.

PARTIE 2 : Exemples d'intégration de nouvelles technologies au service de la santé

16h15 – 16h40 : Biosensors et Patches au service de la santé, par Dominique Paret, expert.
16h40 – 17h00 : Développement de briques technologiques de DMIA dans le cadre du projet collaboratif régional « Tech2AIM », par Nicolas Felix de Vermon & Bertrand Boutaud de Mistic.
17h00 – 17h20 : Architecture FPGA et traitement du signal dans un DM, industrialisation du design à la fabrication, par Emmanuel Hallauer de TSC (Axess Vision)
17h20 – 17h40 : IoT au service de la géolocalisation de patients en EPHAD, par F. Brulefert, du Lorias.

Informations et insription

Séminaire organisé par CRESITT Industrie dans le cadre de son projet de diffusion technologique, soutenu par l'État, la région Centre-Val de Loire et le Fonds européen FEDER.

Pikchr: Pikchr Examples

Pour faire des diagrammes facilement pour sa doc ?
(Permalink)

JT machinisme agricole : nouvelles technologies et agroécologie - Station expérimentale de Kerguéhennec (56) Le 6 juillet 2021

Depuis ses débuts, la journée technique sur le machinisme agricole vise à la rencontre entre les acteurs du machinisme agricole et les offreurs de solutions numériques. Comme pour chaque édition, la manifestation se déroule en deux temps. Le matin, la plénière donne la parole à des intervenants experts des usages et applications du numérique en agriculture. L'après-midi est consacrée à des démonstrations dans le mini-salon ou en plein air.

Au programme

ATELIER 1 : Fertilité des sols et nouvelles technologies
Animé par Végépolys Valley & ID4Car

ATELIER 2 : Les transitions en désherbage : désherbage chimique locali
Animé par : Chambre d'Agriculture de Bretagne, avec l'intervention des entreprises Eureden & Carbon BEE.

ATELIER 3 : Les transitions en désherbage : désherbage mécanique 4.0
Animé par : Bretagne Développement Innovation, avec l'intervention de l'entreprise Cormiers

Inscrivez-vous aux ateliers

Pour en savoir plus

Implementing a FIR filter using folding. – controlpaths.

Comment «plier» un filtre FIR pour économiser des blocs multiplieurs dans un FPGA.
(Permalink)

Salons professionnels : les rendez-vous à partir de septembre 2021 ! Le 11 mai 2021

Les dernières annonces gouvernementales confirment la réouverture des salons professionnels. Les ingénieurs-conseils CAP'TRONIC vous donnent donc rendez-vous dès septembre pour échanger sur vos projets d'innovation à l'occasion de ces salons !

Toute l'équipe CAP'TRONIC est très heureuse de pouvoir vous donner rendez-vous à l'occasion de plusieurs événements majeurs pour l'Industrie françaises.

Vous avez un projet d'innovation produit ou process de production intégrant des systèmes électroniques ? Ces salons seront l'occasion d'en parler avec nos ingénieurs-conseils, experts en systèmes électroniques.

-* du 6 au 9 septembre à Lyon : Global Industrie





-* les 22 et 23 septembre à Lyon : SIDO





-* les 5 et 6 octobre à Paris : IoT World - MtoM Embedded





-* les 20 et 21 octobre à Paris : Smart City + Smart Grid





-* le 19 octobre à Toulouse : SIANE





-* les 9 et 10 novembre à Paris : [https://www.captronic.fr/SIDO-Paris-exposez-sur-le-Village-CAP-TRONIC.html]





-* le 30 novembre et le 1er décembre à Mulhouse : BE 4.0





Pour en savoir plus sur nos offres Villages lors de ces salons 2021 et les conditions d'accès préférentielles réservées à nos adhérents, cliquez ici.

djg/verilated-rs: Verilator Porcelain

J'étais sur que ça existait : Verilator en Rust.
Faudra tester à l'occasion.
(Permalink)

Journées thématiques du Smart-Home au Smart City - Webinars Le 1er juin 2021

Durant le mois du juin 2021, UNIVEERS vous propose des webinaires sur les thématiques de l'énergie et des réseaux locaux intelligents.

Plusieurs conférenciers interviendront afin de présenter l'apport d'une gestion intelligente des réseaux électriques de tailles diverses (Smart-Home, Smart-Building, Smart-District, Smart-City) et ses conséquences au niveau national (transition énergétique). Des posters des études menées sur l'ensemble du territoire français sur les Smart-Grid, du Smart-Home au Smart-City, seront également présentés.



Découvrez 8 conférences en ligne gratuites (webinaires) pour :

  • comprendre les enjeux de la transition énergétique au niveau des réseaux locaux électriques intelligents.
  • devenir acteur de cette mutation pour rendre votre habitation plus écologique et économe.
  • imaginer notre quartier, notre village, notre ville de demain qui sera un lieu d'échange énergétique à la fois plus humain(e) et moins dépendant(e).





Ce mois est organisé en lien avec le projet UNIVEERS (UNIVersité et Ecogelec d'Energies Renouvelables et Smart-building) de l'Université de Limoges. Il financé par la région Nouvelle-Aquitaine et des fonds européens dans le but d'étudier l'efficacité énergétique d'un réseau intelligent d'un bâtiment (maison ou building). Il est mené en partenariat entre l'Université de Limoges (le laboratoire de recherche Xlim, l'école d'ingénieur Ensil-Ensci et l'IUT du Limousin) et la société Ecogelec. (UNIVersité et Ecogelec d'Energies Renouvelables et Smart-building) de l'Université de Limoges.

Pour plus d'informations et vous inscrire, cliquez ici.



Using Xilinx Open Source FPGA Toolchain on Docker Containers | by Carlos Eduardo | Apr, 2021 | Medium

(Permalink)

alainmarcel/Surelog: SystemVerilog 2017 Pre-processor, Parser, Elaborator, UHDM Compiler. Provides IEEE Design/TB C/C++ VPI and Python AST API. Compiles on Linux gcc, Windows msys2-gcc & msvc, OsX

Un parseur SystemVerilog
(Permalink)

Using Docker To Sail Through Open-Source Xilinx FPGA Development | Hackaday

Super diagramme résumant la situation de l'open-source dans les FPGA.
(Permalink)

Panorama des Langages de Description de Matériel - ELSYS Design

Il y a une voie qui n'a pas été décrite dans cet article, c'est celle des langages «DSL» pour Domain Specific Language qui sont des langages de description matériel embarqués dans d'autre langage plus classique. Ces «HDL» génèrent ensuite du Verilog (moins souvent du VHDL) pour la synthèse. Ces langages sont de plus en plus utilisés dans l'industrie : nMigen/Litex (Python), Chisel (Scala), Clash (Haskell), MyHDL (Python) , SpinalHDL (Scala), Silice (C++ ~ presque un HLS).
(Permalink)

Affiliation with Clash - Google Docs

Le langage de description matériel Clash est désormais affilié à la fondation Haskell.
(Permalink)

Tales from Beyond the Register Map: A first look at Edalize for ASIC flows

« it’s now possible to create an ASIC using only open source code and tools»
(Permalink)

caravel

Des sources du projet caravel pour produire son propre ASIC dans sa cave.
(Permalink)

Projects / Platform-independent core collection · Open Hardware Repository

Une foule (immense !) de modules VHDL open source.
(Permalink)

GDS3D

Un logiciel permettant de visualiser les composants au format GDSII.
Le GDSII est un peu le GERBER du silicium.
https://en.wikipedia.org/wiki/GDSII
(Permalink)

SYZYGY - Next generation FPGA connectivity

Un nouveau standard de connecteur pour les FPGA. Entre le PMOD et le FMC.
(Permalink)

FABulous

Houlala mais attendez, il n'y a pas que Princeton dans la course aux FPGA OpenSource. Il y a aussi Manchester en Angleterre !
D'après l'historique des commit ils sont parti un peu avant Princeton puisqu'ils commencent en août 2020.
Voila qui devient sacrément intéressant !
(Permalink)

Princeton Reconfigurable Gate Array - PRGA

L'université de Princeton était jalouse du succès de Berkeley avec leur RiscV. Du coup ils ont sorti une spécification open source de FPGA !
Avec PRGA il est possible de construire son propre fpga à partir d'un script en python. Le code est généré sous forme de Verilog et est ... synthétisable ou transformable en ASIC.
Nous ne sommes plus très loin de la singularité OpenSource pour les FPGA :)
(Permalink)

How to Design Your Own Chip? How to build your chip for free? It is possible … (with Matt Venn) – Welldone Blog

(Permalink)

Open Source FPGA Foundation -

Le front de libération des FPGA version international !
(Permalink)

MJoergen formal

Plein d'exemple de verif formel en VHDL avec symbiYosys.
(Permalink)

Formal verification in VHDL using PSL - VHDLwhiz

À noter en passant que GHDL a lun support (partiel) du PSL.
(Permalink)

L'éco-conception, levier de la performance pour l'électronique et l'IoT - DÉMATÉRIALISÉ Le 15 avril 2021

Nos produits et services sont de plus en plus connectés dans une démarche d'apport de valeur fonctionnelle. Et dans certains cas, ils permettent même de réduire les impacts environnementaux des systèmes. Face à ces enjeux, comment évaluer et réduire l'empreinte environnementale des produits et services numériques ?

Ce Morning Live abordera :

Éco-conception, de quoi parle-t-on ? Quels sont les enjeux pour le secteur des systèmes électroniques connectés ?
Retour d'expérience SNCF : GreenLab4IoT, un objet connecté éco-conçu
Comment aborder la problématique de l'éco-efficience sur un sujet aussi complexe ? Approche en cycle de vie et multicritères
Retour d'expérience Babycook : Éco-conception d'un produit électronique
Comment valoriser l'éco-conception ? Retours d'expérience business
Comment lancer votre démarche ?

Intervenants :

François NAIMO - Responsable R&D - BEABA
Jason POULAIN - Directeur de Mission IoT, ITNOVEM Direction Générale SNCF
Jean-Baptiste PUYOU - Directeur Général - EVEA
Gwenaëlle SOUFFRAN - Responsable du Pôle Numérique EVEA

Programme et inscription