Gameboy auf dem Fernseher spielen: So funktioniert's

Un article en allemand sur mon bricolage de gameboy ;)
(Permalink)

Online SpinalHDL webinar December 16 · Discussion #952 · SpinalHDL/SpinalHDL

Un webinar SpinalHDL le 16 décembre 2022
(Permalink)

Writing Verilog code using Python with Migen. – controlpaths.

(Permalink)

Marquage CE : Etapes et conseils techniques pour réussir la certification d'un produit intégrant de l'électronique - Montpellier (34) Le 15 décembre 2022

Vous vous lancez dans la réalisation d'un nouveau projet intégrant de l'électronique. Vous avez réalisé votre preuve de concept, les premiers retours de démo sont enthousiastes et vous pensez déjà à la suite : Transformer ce PoC, en prototype et par la suite en produit commercialisable. Si c'est le cas, il vous faut déjà penser à la certification de votre produit. Cette phase nécessaire à sa commercialisation qui est la dernière avant la mise en marché, s'anticipe dès les premières étapes de l'industrialisation de votre produit.

OBJECTIFS

- Vous sensibiliser, sur l'importance d'anticiper un marquage CE de leurs produits électroniques durant la phase de conception et de prototypage fonctionnel (tant sur le plan technique que financier).
- Vous informer sur le séquentiel qui devra être mis en œuvre pour arriver à la certification ou l'auto-certification de votre produit (se raccrocher à une norme harmonisée, réaliser une analyse de risque, la phase de préqualification...)
- Vous informer sur les directives les plus courantes qui pourraient concerner la certification de vos produits. RED, CEM, basse tension.
- Vous renseigner sur les solutions simples et efficaces à mettre œuvre en termes de protections contre les perturbations électromagnétiques.

PUBLIC VISE

Les porteurs de projets, startups ou les primo accédant à l'industrialisation d'un produit intégrant de l'électronique. Toutes PME ayant besoin de connaitre les étapes relatives à une certification d'un produit électronique (je commence par quoi et cela se finit comment...) et sur les rudiments de la protection des produits électroniques contre les perturbations électromagnétiques.

PROGRAMME

Accueil
- Introduction des organisateurs
- Présentation de Cap'tronic (5 mn)

Les principes du marquage CE (45mn)
- Les Directives ou Règlements applicables
- Les principes de fonctionnement
- Cas de la Directive RED pour un équipement radio
- Exemple pour un IoT - Les différentes stratégies

Investigation autour de la Compatibilité Electromagnétique (45min)
- Une démonstration ludique qui permet de mettre en valeur les sources de perturbation d'un appareil électronique.
- De phénomène physique, aux types de bruits et leur mode de propagation. Ce sujet permettra de comprendre pourquoi la CEM est essentielle dans la certification.

Les essais de la Directive RED (45mn)
- Quelle(s) norme(s) pour chaque exigence
- L'analyse de risques et les essais à prévoir
- Comment préparer son produit à tester
- Exemple pour un IoT

Solutions de filtrage CEM (45 min)
- Après avoir identifié les contraintes, voyons quels sont les recommandations de design et les composants associés à chaque type de bruit.
- Des outils de sélection seront présentés, avec quelques subtilités selon vos contraintes environnementales et votre application

INFORMATIONS PRATIQUES

Intervenants :
- José REBEJAC Ingénieur Cap'tronic
- Olivier HEYER - Responsable de Centre - EMITECH Montpellier
- Samuel GIBELLA - Ingénieur d'Application - Würth Elektronik

Date et lieu :
- Date : Jeudi 15 décembre 2022 de 13h45 à 17h30
- Lieu : Cap Omega - Rond-point Benjamin Franklin - 34000 Montpellier

Prix : Gratuit, les frais liés à l'organisation de ce séminaire sont pris en charge par CAP'TRONIC.

Contact : José REBEJAC – 06 79 49 72 23 - rebejac@captronic.fr



Les informations recueillies sur ce formulaire sont enregistrées dans un fichier informatisé par JESSICA France à des fins de communication via emailing. Elles sont conservées jusqu'à votre demande de désinscription et sont destinées aux équipes de JESSICA France localisées en France. Conformément à la loi « informatique et libertés », vous pouvez exercer votre droit d'accès aux données vous concernant et les faire rectifier en contactant contact@captronic.fr

Informations mises à jour le 15/11/2022

Installation des outils libres de simulations pour windows | Front de Libération des FPGA

(Permalink)

How to publish a Scala library in GitHub Packages | by Manuel Rodríguez | Medium

(Permalink)

Should I learn VHDL if Verilog is becoming more popular? - VHDLwhiz

Point de vu intéressant : «Si les vendeurs poussent plus facilement Verilog à la place de VHDL c'est parce qu'une licence de simulateur SystemVerilog coûte nettement plus cher qu'un license pour simuler du VHDL. Pour ce dernier, la version gratuite des simulateurs suffit même souvent».
(Permalink)

A different approach to the discrete Fourier transform. – controlpaths.

(Permalink)

Simulons la FFT de Xilinx | Front de Libération des FPGA

(Permalink)

Introducing the Colorlight 5A-75B board

(Permalink)

Ben Johanny Offrosky sur Twitter

Un japonais à repris mon projet GbHDMI  :)
(Permalink)

Fedora 36 vs Fedora 35 : comparaison des performances pour les versions 64 bits

Salut.

Voici les résultats comparatifs de Fedora 36 vs Fedora 35.

Ce sera la dernière fois que je publierai ce benchmark, ma machine de référence étant maintenant hors service. Mon premier test date du 31 octobre 2007 avec la Fedora 7. C'est donc pendant 15 ans que j'ai pu vous proposer ces résultats. RIP...

Pour rappel, ma machine est équipée d'un Quad Core Intel Q6600 à 2,4 GHz avec 4 Go de RAM.

Je me suis limité au benchmark UnixBench qui fournit un indice global, ce qui me simplifiera la comparaison. La version UnixBench utilisée est la version 4.1.0.

Mon protocole de tests est le suivant :
  • Installation de Fedora 36 version 64 bits avec le noyau Fedora 5.17.11-300.fc36.x86_64.
  • La machine est placée en niveau 3 (init 3).
  • 10 séries de tests avec UnixBench compilé sous Fedora 36 et exécuté sous Fedora 36 (5.17.11-300.fc36.x86_64).
  • 10 séries de tests avec UnixBench compilé sous Fedora 35 et exécuté sous Fedora 35 (5.14.10-300.fc35.x86_64).
Voici les résultats obtenus :

Fedora 36 version 64 bits :

Série 1 : 640.6
Série 2 : 628.5
Série 3 : 640.2
Série 4 : 639.3
Série 5 : 638.0
Série 6 : 629.2
Série 7 : 647.5
Série 8 : 633.8
Série 9 : 633.8
Série 10 : 643.8

Moyenne : 637,5

Fedora 35 version 64 bits :

Voici pour rappel les résultats obtenus avec Fedora 35 :
Série 1 : 656.5
Série 2 : 671.0
Série 3 :
Série 4 : 666.1
Série 5 : 673.6
Série 6 : 639.6
Série 7 : 672.9
Série 8 : 681.7
Série 9 : 661.7
Série 10 : 673.8

Moyenne : 666.3

Résultats :

Pour Fedora 36, on obtient un indice moyen de 637,5 pour UnixBench.
Pour Fedora 35, j'avais obtenu un indice moyen de 666.3 pour UnixBench.


On a donc une baisse de 4,3 % de Fedora 36 64 bits par rapport à Fedora 35 64 bits :

perfs_fedora_F36.jpg

Conclusion :

Au moment de ces tests, le noyau Fedora 36 (basé sur le noyau vanilla 5.17.11) est moins performant de près de 4,3 % que le noyau Fedora 35 (basé sur le noyau vanilla 5.14.10).

++

fm4dd/gm-proto-e1: prototyping board for the GateMate FPGA evaluation board E1

Une carte d'évaluation/TP pour le gatemate
(Permalink)

francof2a/fxpmath: A python library for fractional fixed-point (base 2) arithmetic and binary manipulation with Numpy compatibility.

Une librairie pour faire des calculs avec des entier et virgule fixes de taille variable (autre que 8, 16, 32, ... bits)
(Permalink)

Tales from Beyond the Register Map: It's time to to thank UVM and say goodbye

Il est temps de dire merci et au revoir à UVM !
(Permalink)

Bienvenue sur le site Mister-fpga.fr

Ce site a été créé dans le but de centraliser l’ensemble des informations sur le MiSTer et plus largement sur les consoles basées sur un FPGA. L’immense majorité des ressources disponibles sur le sujet étant en anglais, nous avons souhaité vous proposer des contenus sur le sujet traduits en français afin qu’ils soient compréhensibles pour les non-anglophones.
(Permalink)

MicroZed Chronicles: Getting Started with Cocotb

Commencer avec Cocotb sous Windows
(Permalink)

vmunoz82/sudoku-challenge: Solving Sudokus using open source formal verification tools

Résoudre les sudoku avec la verif formelle
(Permalink)

MicroZed Chronicles: 10 Rules for HDL Development.

(Permalink)

verilog-indeed/nano4k_hdmi_tx: Open-source HDMI/DVI transmitter for the Gowin GW1NSR-powered Tang Nano 4K

Un autre core HDMI pour la tangnano4k. En verilog cette fois.
(Permalink)

Raptor – Rapid Silicon’s Open-Source Tool Chain

L'IDE opensource pour développer sur les FPGA de RapidSilicon.
(Permalink)

FPGA How To | Project F: FPGA Dev

(Permalink)

True RMS compute in FPGA. – controlpaths.

(Permalink)

hVHDL

Une bibliothèque VHDL d'abstraction avec des fonctions de haut niveau pour le calcul flottant, l'interconnexion, ...
(Permalink)

intel/systemc-compiler: This tool translates synthesizable SystemC code to synthesizable SystemVerilog.

Convertisseur SystemC vers Verilog.
Avec ce logiciel on peut maintenant dire que SystemC est synthétisable \o/
(Permalink)

[WEBINAR#8] Nouvelle réglementation européenne du DM : DMDIV - DÉMATÉRIALISÉ Le 29 septembre 2022

AU PROGRAMME

Nous tâcherons à cette occasion d'apporter des réponses et préconisations aux nombreuses questions que suscite cette nouvelle réglementation notamment :
> Contexte règlementaire du DMDIV
> Zoom sur les dispositions transitoires
> Focus sur les 4 classes du DMDIV
> Quand faut-il passer par un organisme notifié ?
> Spécificité du Système de Management de la Qualité (SMQ) pour le DMDIV
> Critères pour une surveillance post-market du DMDIV
> Calendrier des différentes étapes à respecter et délais
> Retour d'expérience sur les problèmes les plus couramment rencontrés

LES INTERVENANTS

> Marta CARNIELLI, IVD Technical Director – TUV SUD
> Frédéric FORTIS, Directeur des Affaires Réglementaires et de l'Accès au Marché – SIDIV

Informations et inscription

Verilator, le simulateur Verilog le plus rapide du monde | Connect - Editions Diamond

(Permalink)

What is kebab case?

Je découvre le «kebab case». Maintenant je vois des brochettes partout ;)
(Permalink)

dian-lun-lin/RTLflow: A GPU acceleration flow for RTL simulation with batch stimulus

RTLflow se sert de Verilator comme base pour accélérer encore la simulation verilog en utilisant des GPU (carte graphique).
Projet à suivre
(Permalink)

Meet Rapid Silicon: Open-Source FPGA and Toolchain

Description du fpga de RapidSilicon en anglais cette fois.
(Permalink)