Toutes les news interessantes sur Linux et l'embarque

Google Research Releases Circuit Training, an Open-Source Framework for Automated Chip Floorplanning - AB Open

Anonymous, 21/01/2022 | Source: Fabien Marteau

Google publie le code d'un outil pour faire du «floorplanning» avec de l'IA.
En plus d'être open-source, l'outil est incroyablement plus performant que l'humain pour la conception d'ASIC (et de FPGA ?)
(Permalink)

* import chisel3._ class Example extends Module { val a, b, c = IO(Input(Bool())) val d, e, f = IO(Input(Bool())) val foo, bar = IO(Input(UInt(8.W))) val out = IO(Output(UInt(8.W))) val myReg = RegInit(0.U(8.W)) out := myReg when (a && b && c) { myReg := foo } when (d && e && f) { myReg := bar } } println(getVerilogString(new Example)) - Scastie

Anonymous, 21/01/2022 | Source: Fabien Marteau

Chisel version 3.5.0 sur scatie
(Permalink)

Building a SoC with Litex. – controlpaths.

Anonymous, 19/01/2022 | Source: Fabien Marteau

Construire un SoC (System on Chip) en 5 minutes avec Litex.
(Permalink)

import chisel3._ import chisel3.stage.ChiselStage class Foo extends Module { val io = IO(new Bundle { val in = Input(Bool()) val out = Output(Bool()) }) io.out := ~io.in } println((new ChiselStage).emitVerilog(new Foo)) - Scastie

Anonymous, 17/01/2022 | Source: Fabien Marteau

Pour tester des bouts de code Chisel en ligne
(Permalink)

Release Chisel v3.5.0 · chipsalliance/chisel3

Anonymous, 12/01/2022 | Source: Fabien Marteau

Chisel 3.5.0 est sorti. Avec quelques nouveautés majeur comme le test formel avec chiseltest.
(Permalink)

zwenergy/gbaHD: A GBA to DVI converter.

Anonymous, 10/01/2022 | Source: Fabien Marteau

Ho, l'équivalent de mon GbHDMI mais pour Game Boy Advance !

https://github.com/Martoni/GbHdmi
(Permalink)

Tales from Beyond the Register Map: Edalize 0.3.0

Anonymous, 07/01/2022 | Source: Fabien Marteau

Edalyze version 0.3.0
(Permalink)

Chisel, construire du matériel en langage Scala | Connect - Editions Diamond

Anonymous, 03/01/2022 | Source: Fabien Marteau

Bonne année,
Et si on profitait de cette nouvelle année pour mettre de coté le Verilog/VHDL et passer à Chisel ?
(Permalink)

python lobbyists at SystemVerilog IEEE 1800 needed | LinkedIn

Anonymous, 29/12/2021 | Source: Fabien Marteau

Un ou une lobbyiste Python est requise à l'IEEE pour faire passer le langage pour la verification ASIC/FPGA
(Permalink)

Open source SystemVerilog tools in ASIC design | Google Open Source Blog

Anonymous, 29/12/2021 | Source: Fabien Marteau

Pourrons nous bientôt faire du SystemVerilog avec des logiciels open source ?
(Permalink)

DrPi's tech corner – GHDL sur Windows

Anonymous, 29/12/2021 | Source: Fabien Marteau

GHDL fonctionne bien sûr également sous windows.
(Permalink)

RISC-V with TinyFPGA BX and LiteX

Anonymous, 24/12/2021 | Source: Fabien Marteau

Un tutoriel LiteX
(Permalink)

AMC version 1.4.0 Fedora 35

eddy33, 21/12/2021 | Source: eddy33

Les RPM d'AMC (Auto Multiple Choice) version 1.4.0 pour Fedora 35 sont disponibles dans le dépôt eddy33.

Installation :

$ sudo dnf install perl-Gtk3 perl-Clone
$ sudo dnf install http://kadionik.vvv.enseirb-matmeca.fr/fedora/eddy33-release-35.rpm 
$ sudo dnf install auto-multiple-choice

++

Amaranth HDL

Anonymous, 10/12/2021 | Source: Fabien Marteau

nMigen a changé de nom. Comme ça on ne le confondra plus avec Migen.
(Permalink)

agile-hw/lectures: Lectures for the Agile Hardware Design course in Jupyter Notebooks

Anonymous, 09/12/2021 | Source: Fabien Marteau

Un cours à l'université de Californie de Santa Cruz sur la méthode agile appliqué au matériel (FPGA). Avec Chisel comme support de langage pour la description matériel (HDL)
(Permalink)

Fedora 34 vs Fedora 33 : comparaison des performances pour les versions 64 bits

eddy33, 04/12/2021 | Source: eddy33

Salut.

Voici les résultats comparatifs de Fedora 34 vs Fedora 33.

Pour rappel, ma machine est équipée d'un Quad Core Intel Q6600 à 2,4 GHz avec 4 Go de RAM.

Je me suis limité au benchmark UnixBench qui fournit un indice global, ce qui me simplifiera la comparaison. La version UnixBench utilisée est la version 4.1.0.

Mon protocole de tests est le suivant :

Installation de Fedora 34 version 64 bits avec le noyau Fedora 5.11.12-300.fc34.x86_64.
La machine est placée en niveau 3 (init 3).
10 séries de tests avec UnixBench compilé sous Fedora 34 et exécuté sous Fedora 34 (5.11.12-300.fc34.x86_644).
10 séries de tests avec UnixBench compilé sous Fedora 33 et exécuté sous Fedora 33 (5.9.14-200.fc33.x86_64).

Voici les résultats obtenus :

Fedora 34 version 64 bits :

Série 1 : 673.3
Série 2 : 688.6
Série 3 : 658.4
Série 4 : 666.6
Série 5 : 678.3
Série 6 : 672.8
Série 7 : 685.8
Série 8 : 681.7
Série 9 : 679.7
Série 10 : 677.8

Moyenne : 676.3

Fedora 33 version 64 bits :

Voici pour rappel les résultats obtenus avec Fedora 33 :

Série 1 : 695.5
Série 2 : 699.9
Série 3 : 714.6
Série 4 : 711.5
Série 5 : 714.1
Série 6 : 605.6
Série 7 : 683.1
Série 8 : 695.9
Série 9 : 707.2
Série 10 : 697.6

Moyenne : 692,5

Résultats :

Pour Fedora 34, on obtient un indice moyen de 676.3 pour UnixBench.
Pour Fedora 33, j'avais obtenu un indice moyen de 692,5 pour UnixBench.

On a donc une petite baisse de 2,3 % de Fedora 34 64 bits par rapport à Fedora 33 64 bits :

Conclusion :

Au moment de ces tests, le noyau Fedora 34 (basé sur le noyau vanilla 5.11.12) est un peu moins performant de près de 2,3 % que le noyau Fedora 33 (basé sur le noyau vanilla 5.9.14). On retrouve la fluctuation habituelle peu significative par rapport aux précédents tests.

++

Réussir l'industrialisation d'un produit intégrant de l'électronique - Clapiers (34) Le 15 décembre 2021

Sophie Basse-Cathalinat, 17/11/2021 | Source: Jessica France

Vous avez réalisé votre preuve de concept, les premiers retours de démo sont enthousiastes et vous pensez déjà à la suite : transformer ce PoC en produit.

Il reste un long chemin à parcourir pour atteindre ce but, tout au long duquel des choix critiques doivent être faits. C'est ce qu'on appelle l'industrialisation et ce séminaire se propose de vous en présenter les grandes étapes.

PROGRAMME

ACCUEIL

PRESENTION DE CAP'TRONIC

INTRODUCTION

L'industrialisation, une activité transversale qui concerne tous les métiers de l'entreprise
Objectifs
En collaboration avec un ensemble de partenaires

CONCEVOIR UN PRODUIT INDUSTRIALISABLE

Des paramètres à considérer dès la conception jusqu'à obtenir un dossier de spécifications :
Normes applicables
Certifications requises
Profil de mission et profil de vie du produit
Analyse des risques : AMDEC produit et process production
Qualité
Disponibilité des technologies
Concevoir en 2021 : gérer la pénurie de composants
Déclinaison sur les différents métiers : système, électronique, logiciel, mécanique
Tests

INDUSTRIALISATION D'UNE CARTE ELECTRONIQUE

Un peu de méthodologie : cycle en V vs méthode agile
Choix technologiques
Itérations prototypage
Intégration mécanique
Validation fonctionnelle et fabricabilité
Dossier de fabrication
Budget fabrication
Pré-série
Test et banc de test
Certifications
Golden sample

PRODUIRE

Le produit est prêt, il n'y a plus qu'à… produire
Choisir et qualifier des sous-traitants
Contractualisation
Valider la production

INDUSTRIALISATION DU LOGICIEL

L'industrialisation concerne aussi les logiciels des composants programmables :
Gestion de configuration
Licences
Architecture : modularité, testabilité, évolutivité, sécurité, intégrité
Gestion des mises à jour
Gestion de la sécurité

EXEMPLES DE PROJETS ACCOMPAGNES

INFORMATIONS PRATIQUES

Intervenants : José REBEJAC et Florian PANTALEAO – Ingénieurs CAP'TRONIC

Date et lieu :

Date : Mercredi 15 décembre 2021 de 14h30 à 17h30
Lieu : Cap Alpha - 3 Avenue de l'Europe - 34830 CLAPIERS

Prix : Gratuit

Contact : José REBEJAC – 06 79 49 72 23 - rebejac@captronic.fr

INSCRIPTION OBLIGATOIRE

Les informations recueillies sur ce formulaire sont enregistrées dans un fichier informatisé par JESSICA France à des fins de communication via emailing. Elles sont conservées jusqu'à votre demande de désinscription et sont destinées aux équipes de JESSICA France localisées en France. Conformément à la loi « informatique et libertés », vous pouvez exercer votre droit d'accès aux données vous concernant et les faire rectifier en contactant contact@captronic.fr

Informations mises à jour le 19/11/2021

Réussir l'industrialisation d'un produit électronique. Les étapes après votre preuve de concept - Pessac (33) Le 9 décembre 2021

Sophie Basse-Cathalinat, 17/11/2021 | Source: Jessica France

Vous avez réalisé votre preuve de concept, les premiers retours de démo sont enthousiastes et vous pensez déjà à la suite : transformer ce PoC en produit.

Il reste un long chemin à parcourir pour atteindre ce but, tout au long duquel des choix critiques doivent être faits. C'est ce qu'on appelle l'industrialisation et ce séminaire se propose de vous en présenter les grandes étapes.

PROGRAMME

PRESENTATION DU CEA TECH
PRESENTATION DE CAP'TRONIC

INTRODUCTION

L'industrialisation, une activité transversale qui concerne tous les métiers de l'entreprise
- Objectifs
- En collaboration avec un ensemble de partenaires

CONCEVOIR UN PRODUIT INDUSTRIALISABLE

Des paramètres à considérer dès la conception :
- Normes applicables
- Certifications requises
- Profil de mission et profil de vie du produit
- Analyse des risques : AMDEC produit, AMDEC process production
- Qualité
- Disponibilité des technologies
Concevoir en 2021 : gérer la pénurie de composants
- Déclinaison sur les différents métiers : système, électronique, logiciel, mécanique
- Tests
jusqu'à obtenir un dossier de spécifications

INDUSTRIALISATION D'UNE CARTE ELECTRONIQUE

- Un peu de méthodo : cycle en V vs méthode agile
- Choix technologiques
- Itérations prototypage
- Intégration mécanique
- Validation fonctionnelle et fabricabilité
- Dossier de fabrication
- Budget fabrication
- Pré-série
- Test et banc de test
- Certifications
- Golden sample

PRODUIRE

Le produit est prêt, il n'y a plus qu'à… produire
- Choisir et qualifier des sous-traitants
- Contractualisation
- Valider la production

INDUSTRIALISATION DU LOGICIEL

L'industrialisation concerne aussi les logiciels des composants programmables :
- Gestion de configuration
- Licences
- Architecture : modularité, testabilité, évolutivité, sécurité, intégrité
- Gestion des mises à jour
- Gestion de la sécurité

EXEMPLES DE PROJETS ACCOMPAGNES

INFORMATIONS PRATIQUES

Intervenants : Florian PANTALEAO - Benoit PACCHIANA - Didier VIRATELLE - Ingénieurs CAP'TRONIC

Date et lieu :

Date : Jeudi 09 décembre 2021 de 14h00 à 17h00
Lieu : CEA Tech Nouvelle Aquitaine - Cœur Bersol – Bât B 28 Avenue Gustave Eiffel – 33600 PESSAC

Prix : Gratuit

Contact : Florian PANTALEAO – 06 79 49 06 37 - pantaleao@captronic.fr

INSCRIPTION OBLIGATOIRE

Les informations recueillies sur ce formulaire sont enregistrées dans un fichier informatisé par JESSICA France à des fins de communication via emailing. Elles sont conservées jusqu'à votre demande de désinscription et sont destinées aux équipes de JESSICA France localisées en France. Conformément à la loi « informatique et libertés », vous pouvez exercer votre droit d'accès aux données vous concernant et les faire rectifier en contactant contact@captronic.fr

Informations mises à jour le 17/11/2021

Renesas Enters FPGA Market with the First Ultra-Low-Power, Low-Cost Family Addressing Low-Density, High-Volume Applications | Renesas

Anonymous, 17/11/2021 | Source: Fabien Marteau

Le japonnais Renesas se lance dans le marché du FPGA avec sa série forgeFPGA. À suivre !
(Permalink)

Fedora 34 version 64 bits :

Fedora 33 version 64 bits :

Résultats :

Conclusion :

PROGRAMME

ACCUEIL

PRESENTION DE CAP'TRONIC

INTRODUCTION

CONCEVOIR UN PRODUIT INDUSTRIALISABLE

INDUSTRIALISATION D'UNE CARTE ELECTRONIQUE

PRODUIRE

INDUSTRIALISATION DU LOGICIEL

EXEMPLES DE PROJETS ACCOMPAGNES

INFORMATIONS PRATIQUES

INSCRIPTION OBLIGATOIRE

PROGRAMME

INTRODUCTION

CONCEVOIR UN PRODUIT INDUSTRIALISABLE

INDUSTRIALISATION D'UNE CARTE ELECTRONIQUE

PRODUIRE

INDUSTRIALISATION DU LOGICIEL

EXEMPLES DE PROJETS ACCOMPAGNES

INFORMATIONS PRATIQUES

INSCRIPTION OBLIGATOIRE

People (6)

Syndicate

Archives